

**8 位 MCU
HR7P164**

数 据 手 册

- ☐ 产品简介
- ☒ 数据手册
- ☐ 产品规格

上海海尔集成电路有限公司

2012 年 04 月 16 日

海尔 MCU 芯片使用注意事项

关于芯片的上/下电

海尔 MCU 芯片具有独立电源管脚。当 MCU 芯片应用在多电源供电系统时，应先对 MCU 芯片上电，再对系统其他部件上电；反之，下电时，先对系统其他部件下电，再对 MCU 芯片下电。若操作顺序相反则可能导致芯片内部元件过压或过流，从而导致芯片故障或元件退化。具体可参照芯片的数据手册说明。

关于芯片的复位

海尔 MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失效，建议用户使用外部复位、下电复位、看门狗复位等，确保复位电路正常工作。在系统设计时，若使用外部复位电路，建议采用三极管复位电路、RC 复位电路。若不使用外部复位电路，建议采用复位管脚接电阻到电源，或采取必要的电源抖动处理电路或其他保护电路。具体可参照芯片的数据手册说明。

关于芯片的时钟

海尔 MCU 芯片具有内部和外部时钟源。内部时钟源会随着温度、电压变化而偏移，可能会影响时钟源精度；外部时钟源采用陶瓷、晶体振荡器电路时，建议使能起振延时；使用 RC 振荡电路时，需考虑电容、电阻匹配；采用外部有源晶振或时钟输入时，需考虑输入高/低电平电压。具体可参照芯片的数据手册说明。

关于芯片的初始化

海尔 MCU 芯片具有各种内部和外部复位。对于不同的应用系统，有必要对芯片寄存器、内存、功能模块等进行初始化，尤其是 I/O 管脚复用功能进行初始化，避免由于芯片上电以后，I/O 管脚状态的不确定情况发生。

关于芯片的管脚

海尔 MCU 芯片具有宽范围的输入管脚电平，建议用户输入高电平应在 V_{IHMIN} 之上，低电平应在 V_{ILMAX} 之下。避免输入电压介于 V_{IHMIN} 和 V_{ILMAX} 之间，以免波动噪声进入芯片。对于未使用的输入/输出管脚，建议用户设为输入状态，并通过电阻上拉至电源或下拉至地，或设置为输出管脚，输出固定电平并浮空。对未使用的管脚处理因应用系统而异，具体遵循应用系统的相关规定和说明。

关于芯片的 ESD 防护措施

海尔 MCU 芯片具有满足工业级 ESD 标准保护电路。建议用户根据芯片存储/应用的环境采取适当静电防护措施。应注意应用环境的湿度；建议避免使用容易产生静电的绝缘体；存放和运输应在抗静电容器、抗静电屏蔽袋或导电材料容器中；包括工作台在内的所有测试和测量工具必须保证接地；操作者应该佩戴静电消除手腕环手套，不能用手直接接触芯片等。

关于芯片的 EFT 防护措施

海尔 MCU 芯片具有满足工业级 EFT 标准的保护电路。当 MCU 芯片应用在 PCB 系统时，需要遵守 PCB 相关设计要求，包括电源、地走线（包括数字/模拟电源分离，单/多点接地等）、复位管脚保护电路、电源和地之间的去耦电容、高低频电路单独分别处理以及单/多层板选择等。


关于芯片的开发环境

海尔 MCU 芯片具有完整的软/硬件开发环境，并受知识产权保护。选择上海海尔集成电路有限公司或其指定的第三方公司的汇编器、编译器、编程器、硬件仿真器开发环境，必须遵循与芯片相关的规定和说明。

注：在产品开发时，如遇到不清楚的地方，请用下述联系方式与上海海尔集成电路有限公司联系。

产品订购信息

型号		程序存储器	数据存储器	封装
HR7P164P4D1	HR7P164P4D1-B	OTP: 2K Words	SRAM: 192 Bytes	DIP20
HR7P164P4S1	HR7P164P4S1-B			SOP20
HR7P164P4D2	HR7P164P4D2-B			DIP18
HR7P164P4S2	HR7P164P4S2-B			SOP18
HR7P164P4D3	HR7P164P4D3-B			DIP16
HR7P164P4S3	HR7P164P4S3-B			SOP16
HR7P164P4D4	HR7P164P4D4-B			DIP14
HR7P164P4S4	HR7P164P4S4-B			SOP14
HR7P164P4R	HR7P164P4R-B			SSOP20



地 址: 中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编: 200235

E-mail: support@ichaier.com

电 话: +86-21-60910333

传 真: +86-21-60914991

网 址: <http://www.ichaier.com>

版权所有©

上海海尔集成电路有限公司

本数据手册的信息在发行时是经过核实并且尽最大努力使之精确的。上海海尔集成电路有限公司不为由于使用本数据手册而可能带来的风险或后果负责。手册中的实例仅作为说明用途, 上海海尔集成电路有限公司不担保或确认这些实例是合适的、不需进一步修改的、或推荐使用的。上海海尔集成电路有限公司保留不需要通知本数据手册读者而修改自己产品的权利。如需得到最新的产品信息, 请随时用上述联系方式与上海海尔集成电路有限公司联系。

修订历史

版本	修改日期	更改概要
V1.0	2010-08-02	初版
V2.0	2010-12-01	新模板初版
V2.1	2011-4-26	加强描述：产品订购信息，1.1，2.4.1，2.5，3.2.1，3.2.2，3.2.3，4.2，4.3，5.1.1.2，5.1.2.4，5.1.3.2，5.3.1，6.1.3，6.5.3，附录 1.1，附录 2.1，附录 2.2 错误修正：1.1，1.3，4.2，4.5.2，4.6，5.2.2，6.2.36.3.1，6.3.2，6.3.3，6.5.2，6.6，附录 1.2
V2.2	2011-11-14	加强描述：1.1，2.3，2.4.1，5.1.4.2，6.1.2，6.1.3，6.5.1，第 7 章，附录 2.1 错误修正：1.1，5.1.2.1，6.1.2，6.4.1，
V2.3	2012-04-16	加强描述：6.1.5，6.4，附录 2.1，附录 2.2 错误修正：产品订购信息

目 录

内容目录

第 1 章	芯片简介	10
1.1	概述	10
1.2	应用领域	11
1.3	结构框图	12
1.4	管脚分配图	13
1.4.1	20-pin	13
1.4.2	18-pin	13
1.4.3	16-pin	14
1.4.4	14-pin	14
1.5	管脚说明	15
1.5.1	管脚封装对照表	15
1.5.2	管脚复用说明	16
第 2 章	内核特性	18
2.1	CPU 内核概述	18
2.2	系统时钟和工作周期	18
2.3	指令集概述	18
2.4	程序计数器 (PC) 和程序堆栈	19
2.4.1	程序计数器 (PC)	19
2.4.2	硬件堆栈	20
2.5	特殊功能寄存器	21
第 3 章	存储资源	23
3.1	程序存储器	23
3.1.1	概述	23
3.1.2	寻址方式	23
3.1.3	程序存储空间地址映射和堆栈示意图	23
3.2	数据存储器	24
3.2.1	数据存储器地址映射	24
3.2.2	特殊功能寄存器	25
3.2.3	通用数据存储器	27
3.2.4	寻址方式	27
第 4 章	输入/输出端口	29
4.1	概述	29
4.2	结构框图	30
4.3	I/O MUX	32
4.4	I/O 端口弱上拉	33
4.5	外部中断	34
4.5.1	外部端口中断 (PINT)	34
4.5.2	外部按键中断 (KINT)	34
4.6	特殊功能寄存器	35
第 5 章	外设	37
5.1	定时器/计数器模块 (Timer/Counter)	37

5.1.1	8 位定时器/计数器 (T8N)	37
5.1.1.1	概述	37
5.1.1.2	定时器模式和计数器模式	37
5.1.1.3	预分频器	38
5.1.1.4	中断标志	38
5.1.2	8 位PWM时基定时器 (T8P1/T8P2)	38
5.1.2.1	概述	38
5.1.2.2	定时器模式	39
5.1.2.3	预分频器和后分频器	39
5.1.2.4	中断标志	39
5.1.3	门控型 16 位定时器/计数器 (T16G)	40
5.1.3.1	概述	40
5.1.3.2	工作模式	41
5.1.3.3	门控设计	41
5.1.3.4	振荡器	42
5.1.4	定时器/计数器扩展模块 (TE)	42
5.1.4.1	概述	42
5.1.4.2	T16G捕捉器功能扩展	42
5.1.4.3	T16G比较器功能扩展	43
5.1.4.4	T8Px脉宽调制功能扩展	44
5.1.5	特殊功能寄存器	46
5.2	通用异步接收/发送器UART	50
5.2.1	概述	50
5.2.2	数据格式	50
5.2.3	UART异步发送器	51
5.2.4	UART异步接收器	52
5.2.5	特殊功能寄存器	53
第 6 章	特殊功能及操作特性	55
6.1	系统时钟与振荡器	55
6.1.1	概述	55
6.1.2	外部RC模式	56
6.1.3	外部LP、XT和HS模式	57
6.1.4	内部时钟	58
6.1.5	特殊功能寄存器	58
6.2	复位模块	59
6.2.1	概述	59
6.2.2	应用举例	60
6.2.3	特殊功能寄存器	61
6.3	中断处理	62
6.3.1	概述	62
6.3.2	中断使能表	62
6.3.3	中断现场保护	62
6.3.4	特殊功能寄存器	63
6.4	看门狗定时器	67

6.5	低功耗操作.....	68
6.5.1	休眠.....	68
6.5.2	唤醒.....	68
6.5.3	特殊功能寄存器.....	69
6.6	芯片配置字.....	70
第7章	芯片封装图.....	71
7.1	20-pin 封装图.....	71
7.2	18-pin 封装图.....	74
7.3	16-pin 封装图.....	76
7.4	14-pin 封装图.....	78
附录1	指令集.....	80
附录1.1	概述.....	80
附录1.2	寄存器操作指令.....	80
附录1.3	算术/逻辑运算指令.....	81
附录1.4	程序控制指令.....	82
附录2	电气特性.....	83
附录2.1	参数特性表.....	83
附录2.2	参数特性图.....	86

图目录

图 1-1	HR7P164 结构框图	12
图 1-2	HR7P164 (DIP20/SOP20/SSOP20) 顶视图	13
图 1-3	HR7P164 (DIP18/SOP18) 顶视图	13
图 1-4	HR7P164 (DIP16/SOP16) 顶视图	14
图 1-5	HR7P164 (DIP14/SOP14) 顶视图	14
图 3-1	程序存储器空间地址映射和堆栈示意图	23
图 3-2	数据存储空间地址映射示意图	24
图 3-3	通用数据存储器地址映射示意图	27
图 4-1	输入/输出端口结构图A	30
图 4-2	输入/输出端口结构图B	30
图 5-1	T8N内部结构图	37
图 5-2	T8P内部结构图	38
图 5-3	T16G内部结构图	40
图 5-4	T16G定时器门控计数	41
图 5-5	TE1 在捕捉器功能扩展的内部结构图	43
图 5-6	TE1 在比较器功能扩展的内部结构图	43
图 5-7	TE _x 在PWM功能扩展的内部结构图	44
图 5-8	TE _x PWM输出示意图	44
图 5-9	UART结构框图	50
图 5-10	UART 8 位数据格式	50
图 5-11	UART 9 位数据格式	50
图 5-12	UART发送器流程图	51
图 5-13	UART接收器流程图	52
图 6-1	芯片系统时钟选择框图	55
图 6-2	振荡器RC模式等效电路图及外围参考图	56
图 6-3	晶体/陶瓷振荡器模式 (HS、XT、LP模式)	57
图 6-4	芯片复位原理图	59
图 6-5	RC复位电路	60
图 6-6	三极管复位电路	60
图 6-7	看门狗定时器示意图	67

表目录

表 1-1	管脚封装对照表	15
表 1-2	管脚说明	17
表 4-1	I/O端口结构信息表	30
表 4-2	I/O端口弱上拉	33
表 4-3	外部端口中断	34
表 4-4	外部按键中断	34
表 6-1	外部RC模式推荐参数	56
表 6-2	晶体振荡器电容参数参考表	57
表 6-3	中断使能表（默认中断模式）	62
表 6-4	休眠唤醒表	68

第 1 章 芯片简介

1.1 概述

◆ 内核

- ◇ 高性能哈佛型 RISC CPU 内核
- ◇ 66 条精简指令
- ◇ 工作频率最高为 16MHz
- ◇ 8 级 PC 硬件堆栈
- ◇ 复位向量位于 000_H，默认中断向量位于 004_H，支持中断向量表
- ◇ 支持中断处理，共 10 个中断源

◆ 存储资源

- ◇ 2K Words OTP 程序存储器
- ◇ 192 Bytes SRAM 数据存储器
- ◇ 程序存储器支持直接寻址
- ◇ 数据存储器支持直接寻址和间接寻址

◆ I/O 端口

- ◇ PA 端口 (PA0~PA7)
- ◇ PB 端口 (PB0~PB7)
 - 支持 1 个外部中断输入端口 (PINT)
 - 支持 4 个外部按键中断输入端口 (KIN0 ~ KIN3)
 - 支持 4 个可配置大电流端口 (PB0 ~ PB3)
- ◇ PC 端口 (PC0~PC1)

◆ 外设

- ◇ 8 位定时器 T8N
 - 定时器模式 (系统时钟) / 计数器模式 (外部计数时钟输入)
 - 支持可配置预分频器
 - 支持中断产生
- ◇ 8 位 PWM 时基定时器 T8P1/T8P2
 - 定时器模式 (系统时钟)
 - 支持可配置预分频器及可配置后分频器
 - 支持中断产生
 - 支持 2 路脉宽调制 (PWM) 输出扩展功能
- ◇ 门控型 16 位定时器 T16G
 - 定时器模式 (系统时钟) / 计数器模式 (外部计数时钟输入)
 - 支持可配置预分频器
 - 支持门控定时/计数
 - 支持中断产生
 - 支持 1 路捕捉器扩展功能
 - 支持 1 路比较器扩展功能

- ◇ 高速异步收发器 UART
 - 支持异步全双工接收/发送
 - 支持波特率发生器
 - 支持 8/9 位数据格式
 - 约定从最低位接收/发送
 - 支持中断产生
- ◆ 特殊功能
 - ◇ 内部 16MHz 时钟
 - 可配置分频至 8MHz、4MHz
 - 出厂前，芯片已经在常温 25℃，工作电压 3.3V 或 5V 条件下校准，校准精度为 ±2%
 - ◇ 支持低功耗休眠模式及唤醒操作
 - ◇ 内嵌上电复位电路
 - ◇ 内嵌低电压检测复位电路
 - ◇ 支持外部复位
 - ◇ 支持看门狗定时器
 - 支持预分频器
 - 支持内部看门狗 RC 时钟源
 - ◇ 支持 ISP 串行编程接口
 - ◇ 支持编程代码加密保护
- ◆ 设计及工艺
 - ◇ 低功耗、高速 OTP CMOS 工艺
 - ◇ 最多支持 18 个 I/O 端口，采用 DIP20/SOP20/SSOP20，DIP18/SOP18，DIP16/SOP16，DIP14/SOP14 封装
- ◆ 工作条件
 - ◇ 工作电压范围：2.5V ~ 5.5V
 - ◇ 工作温度范围：-40 ~ 85℃

1.2 应用领域

本芯片可用于白色家电和汽车电子等领域。

1.3 结构框图




图 1-1 HR7P164 结构框图

1.4 管脚分配图

1.4.1 20-pin




图 1-2 HR7P164 (DIP20/SOP20/SSOP20) 顶视图

1.4.2 18-pin




图 1-3 HR7P164 (DIP18/SOP18) 顶视图

1.4.3 16-pin



图 1-4 HR7P164 (DIP16/SOP16) 顶视图

1.4.4 14-pin




图 1-5 HR7P164 (DIP14/SOP14) 顶视图

注：1: N_MRST 表示低电平有效。

2: TE2PWM 为脉宽调制输出，可以在 I/O 端口 PA0、PA4、PB0 和 PB4 中，选择其中一个作为输出端口。

1.5 管脚说明

1.5.1 管脚封装对照表

管脚名	DIP20/SOP20 SSOP20	DIP18 SOP18	DIP16 SOP16	DIP14 SOP14
PA0/TE2PWM/ISPCLK	19	17	15	13
PA1/ISPDAT	20	18	16	14
PA2/RX	1	1	1	1
PA3/TX	2	2	2	2
PA4/TE2PWM/T8NCKI	3	3	3	3
PA5/VPP/N_MRST	4	4	4	4
PA6/OSC2/CLKO/ T16GOSCO/T16GGI	17	15	13	11
PA7/OSC1/CLKI/ T16GOSCI/T16GCKI	18	16	14	12
PB0/TE2PWM/PINT	7	6	6	6
PB1	8	7	7	7
PB2	9	8	8	8
PB3/TE1CI/TE1CO/ TE1PWM	10	9	9	9
PB4/TE2PWM/KIN0	11	10	10	-
PB5/KIN1	12	11	11	-
PB6/KIN2	13	12	-	-
PB7/KIN3	14	13	-	-
PC0	6	-	-	-
PC1	15	-	-	-
VDD	16	14	12	10
VSS	5	5	5	5

表 1-1 管脚封装对照表

1.5.2 管脚复用说明

管脚名	管脚复用	A/D	端口说明	备注
PA0/TE2PWM/ISPCLK	PA0	D	通用 I/O	可启用弱上拉
	ISPCLK	D	串行编程时钟输入	
	TE2PWM	D	TE2 脉宽调制输出	
PA1/ISPDAT	PA1	D	通用 I/O	可启用弱上拉
	ISPDAT	D	串行编程数据输入/输出	
PA2/RX	PA2	D	通用 I/O	可启用弱上拉
	RX	D	UART 异步接收输入	
PA3/TX	PA3	D	通用 I/O	可启用弱上拉
	TX	D	UART 异步发送输出	
PA4/TE2PWM/T8NCKI	PA4	D	通用 I/O	可启用弱上拉
	TE2PWM	D	TE2 脉宽调制输出	
	T8NCKI	D	T8N 外部时钟输入	
PA5/VPP/N_MRST	PA5	D	通用输入	-
	N_MRST	-	主复位输入	
	VPP	-	编程高压输入	
PA6/OSC2/CLKO /T16GOSCO/T16GGI	PA6	D	通用 I/O	可启用弱上拉
	OSC2	A	晶振/谐振器引脚 2	
	CLKO	D	内部 Fosc/4 输出	
	T16GOSCO	A	T16G 晶振/谐振器输出	
	T16GGI	D	T16G 门控输入	
PA7/OSC1/CLKI /T16GOSCI/T16GCKI	PA7	D	通用 I/O	可启用弱上拉
	OSC1	A	晶振/谐振器引脚 1	
	CLKI	A/D	外部时钟源输入	
	T16GOSCI	A	T16G 晶振/谐振器输入	
	T16GCKI	D	T16G 时钟输入	
PB0/TE2PWM/PINT	PB0	D	通用 I/O	可启用弱上拉 支持大电流驱动
	TE2PWM	D	TE2 脉宽调制输出	
	PINT	D	外部端口中断输入	
PB1	PB1	D	通用 I/O	可启用弱上拉 支持大电流驱动
PB2	PB2	D	通用 I/O	可启用弱上拉 支持大电流驱动
PB3/TE1CI/TE1CO/TE1PWM	PB3	D	通用 I/O	可启用弱上拉 支持大电流驱动
	TE1CI	D	TE1 捕捉输入	
	TE1CO	D	TE1 比较输出	
	TE1PWM	D	TE1 脉宽调制输出	
PB4/TE2PWM/KIN0	PB4	D	通用 I/O	可启用弱上拉
	TE2PWM	D	TE2 脉宽调制输出	
	KIN0	D	外部按键中断输入 0	

【续】

管脚名	管脚复用	A/D	端口说明	备注
PB5/KIN1	PB5	D	通用 I/O	可使能弱上拉
	KIN1	D	外部按键中断输入 1	
PB6/KIN2	PB6	D	通用 I/O	可使能弱上拉
	KIN2	D	外部按键中断输入 2	
PB7/KIN3	PB7	D	通用 I/O	可使能弱上拉
	KIN3	D	外部按键中断输入 3	
PC0	PC0	D	通用 I/O	可使能弱上拉
PC1	PC1	D	通用 I/O	可使能弱上拉
VDD	VDD	-	电源	-
VSS	VSS	-	地, 0V 参考点	-

表 1-2 管脚说明

注 1: A = 模拟, D = 数字;

注 2: 所有通用数据 I/O 均为 TTL 施密特输入和 CMOS 输出驱动。

第 2 章 内核特性

2.1 CPU内核概述

◆ 内核特性

- ◇ 高性能哈佛型 RISC CPU 内核
- ◇ 66 条精简指令
- ◇ 工作频率最高为 16MHz
- ◇ 8 级 PC 硬件堆栈
- ◇ 复位向量位于 000_H，默认中断向量位于 004_H，支持中断向量表
- ◇ 支持中断处理，共 10 个中断源

2.2 系统时钟和工作周期

本芯片系统时钟频率最高支持 16MHz。通过片内时钟生成器，产生四个不重叠的正交时钟 phase1 (p1)，phase2 (p2)，phase3 (p3) 和 phase4 (p4)。四个不重叠的正交时钟组成一个工作周期。

2.3 指令集概述

本芯片采用 HR7P 系列 66 条精简指令集系统。

除了部分满足跳转条件与控制程序流程的指令需要两个机器周期来完成，其他指令的执行都是在一个机器周期中完成。4 个系统时钟周期为一个机器周期，若芯片系统时钟频率为 4MHz，一个机器周期的时间为 1μs。

具体指令集请参考《附录 指令集》。

2.4 程序计数器（PC）和程序堆栈

2.4.1 程序计数器（PC）

本芯片支持 11 位程序计数器（PC），可寻址范围 000_H~7FF_H，超出地址范围导致循环。

芯片复位后，PC 指向 000_H。产生中断后，PC 会根据不同的中断向量模式指向相应的中断向量入口地址。

11 位的程序计数器 PC<10:0>，其中 PC<7:0>可通过 PCRL 寄存器直接读写，而 PC<10:8>不能直接读写，只能通过 PCRH<2:0>寄存器来间接赋值。芯片复位时，PCRL、PCRH 寄存器和 PC 都会被清零。PC 硬件堆栈操作不会影响 PCRH 寄存器的值。

下面是执行各种指令时，PC 值的变化情况：

- ◇ 通过指令直接修改 PC 值时，对 PCRL 寄存器赋值或执行以 PCRL 为目标寄存器的操作指令时，可直接修改 PC<7:0>的值，同时 PCRH<2:0>寄存器的值赋给 PC<10:8>，即 PC<7:0> = PCRL<7:0>；同时 PC<10:8> = PCRH<2:0>。因此，修改 PC 值时，应先修改 PCRH<2:0>寄存器的值，再修改 PCRL<7:0>寄存器的值；
- ◇ 执行 CALL，GOTO 指令时，PC 值由指令码中的 11 位立即数（操作数）提供；
- ◇ 执行其他指令时，PC 值自动加 1。

应用例程：以 PCRL 为目标寄存器的指令应用程序

```

.....
MOVI    pageaddr
MOVA    PCRH      ; 设置表格页面地址
MOVI    tableaddr ; 设置偏移量给 A 寄存器
CALL    TABLE   ; 调用子程序方式查表
.....

TABLE
ADD     PCRL      ; PC 加上偏移量，指向访问的地址
RETIA   0X01
RETIA   0X02
RETIA   0X03
.....

```

2.4.2 硬件堆栈

芯片内有 8 级硬件堆栈，堆栈位宽与 PC 位宽相等，用于 PC 的压栈和出栈。执行 CALL 指令或中断被响应后，PC 自动压栈保护；当执行 RET、RETIA 或 RETIE 指令时，堆栈会将最近一次压栈的值返回至 PC。

硬件堆栈只支持 8 级缓冲操作，即硬件堆栈只保存最近的 8 次压栈值，对于连续超过 8 次的压栈操作，第 9 次的压栈数据会覆盖第 1 次压栈的数据，使得第 1 次的压栈数据丢失。同样，超过 8 次的连续出栈，第 9 次出栈操作，可能使得程序流程不可控。

2.5 特殊功能寄存器

寄存器名称	选择寄存器 (BSET)		
地址	14 _H 94 _H		
复位值	1111 1111		
PS<2:0>	bit2-0	R/W	T8N/WDT 分频比选择位 000: 1:2 001: 1:4 010: 1:8 011: 1:16 100: 1:32 101: 1:64 110: 1:128 111: 1:256
PSA	bit3	R/W	预分频器选择位 0: 预分频器用于 T8N 1: 预分频器用于 WDT
T8NSE	bit4	R/W	T8N 时钟沿选择位 0: T8NCKI 上升沿计数 1: T8NCKI 下降沿计数
T8NCS	bit5	R/W	T8N 时钟源选择位 0: Fosc/4 1: T8NCKI
PEG	bit6	R/W	PINT 中断信号触发边沿选择位 0: PINT 下降沿触发外部端口中断 1: PINT 上升沿触发外部端口中断
-	bit7	-	-

寄存器名称	程序状态字寄存器 (PSW)		
地址	03 _H 83 _H		
复位值	0000 0xxx		
C	bit0	R/W	全进位/全借位 0: 无进位或有借位 1: 有进位或无借位
DC	bit1	R/W	半进位/半借位, 对加/减指令 0: 低四位无进位或低四位有借位 1: 低四位有进位或低四位无借位
Z	bit2	R/W	零标志位 0: 算术或逻辑运算的结果不为零 1: 算术或逻辑运算的结果为零
RP0	bit3	R/W	直接寻址寄存器区选择位 0: 选择存储体组 0 1: 选择存储体组 1
-	bit7-4	-	-

第 3 章 存储资源

3.1 程序存储器

3.1.1 概述

芯片程序存储器为 2K Words OTP，程序计数器 PC 为 11 位字宽，可寻址范围 $000_H \sim 7FF_H$ ，寻址超出 $7FF_H$ 就会导致循环。复位向量位于 000_H ，中断向量入口地址位于 004_H 、 $00D_H$ 和 021_H 。

3.1.2 寻址方式

程序存储器支持直接寻址。

程序指针计数器 PC 通过直接寻址，从程序存储器中获取执行指令。

3.1.3 程序存储空间地址映射和堆栈示意图




图 3-1 程序存储器空间地址映射和堆栈示意图

3.2 数据存储器

3.2.1 数据存储器地址映射

数据存储器由特殊功能寄存器和通用数据寄存器构成，可分为 2 个存储体组（存储体组 0 ~ 1）。存储体组 0 由特殊功能寄存器空间 0 和通用数据寄存器空间 0 构成，存储体组 1 由特殊功能寄存器空间 1 和通用数据寄存器空间 1 构成。

用户数据存储空间	000 _H	特殊功能寄存器空间 0	存储体组 0
	...		
	01F _H		
	020 _H	通用数据寄存器空间 0	
	...		
	07F _H		
	080 _H	特殊功能寄存器空间 1	存储体组 1
	...		
	09F _H		
	0A0 _H	通用数据寄存器空间 1	
	...		
	0FF _H		

图 3-2 数据存储空间地址映射示意图

3.2.2 特殊功能寄存器

特殊功能寄存器主要由特殊功能寄存器空间 0 ~ 1 构成，具体特殊功能寄存器地址映射，请参考下面表格：

特殊功能寄存器空间 0：

地址	寄存器名称	寄存器说明
00 _H	IAD	间接寻址数据寄存器
01 _H	T8N	T8N 寄存器
02 _H	PCRL	低 8 位程序计数器
03 _H	PSW	程序状态字寄存器
04 _H	IAA	间接寻址地址寄存器
05 _H	PA	PA 端口电平状态寄存器
06 _H	PB	PB 端口电平状态寄存器
07 _H	PC	PC 端口电平状态寄存器
08 _H	PAT	PA 端口输入输出控制寄存器
09 _H	PBT	PB 端口输入输出控制寄存器
0A _H	PCT	PC 端口输入输出控制寄存器
0B _H	PCRH	高 8 位程序计数器
0C _H	INTC0	中断控制寄存器 0
0D _H	INTF0	中断标志寄存器 0
0E _H	T16GL	低 8 位 T16G 计数器
0F _H	T16GH	高 8 位 T16G 计数器
10 _H	T16GC	T16G 控制寄存器
11 _H	T8P1	T8P1 计数器
12 _H	T8P1C	T8P1 控制寄存器
13 _H	CALR	内部时钟校准寄存器
14 _H	BSET	选择寄存器
15 _H	INTC1	中断控制寄存器 1
16 _H	TE1L	低 8 位 TE1 缓冲寄存器
17 _H	TE1H	高 8 位 TE1 缓冲寄存器
18 _H	TE1C	TE1 控制寄存器
19 _H	T8P1P	T8P1 周期寄存器
1A _H	RXC	UART 接收状态和控制寄存器
1B _H	RXB	UART 接收数据寄存器
1C _H	N_PAPU	PA 端口弱上拉控制寄存器
1D _H	N_PBPU	PB 端口弱上拉控制寄存器
1E _H	N_PCPU	PC 端口弱上拉控制寄存器
1F _H	PWRC	电源控制寄存器

特殊功能寄存器空间 1:

地址	寄存器名称	功能说明
80 _H	IAD	间接寻址数据寄存器
81 _H	T8N	T8N 寄存器
82 _H	PCRL	低 8 位程序计数器
83 _H	PSW	程序状态字寄存器
84 _H	IAA	间接寻址地址寄存器
85 _H	PA	PA 端口电平状态寄存器
86 _H	PB	PB 端口电平状态寄存器
87 _H	PC	PC 端口电平状态寄存器
88 _H	PAT	PA 端口输入输出控制寄存器
89 _H	PBT	PB 端口输入输出控制寄存器
8A _H	PCT	PC 端口输入输出控制寄存器
8B _H	PCRH	高 8 位程序计数器
8C _H	INTC0	中断控制寄存器 0
8D _H	INTE0	中断使能寄存器 0
8E _H	T16GL	低 8 位 T16G 计数器
8F _H	T16GH	高 8 位 T16G 计数器
90 _H	T16GC	T16G 控制寄存器
91 _H	T8P2	T8P2 计数器
92 _H	T8P2C	T8P2 控制寄存器
93 _H	TXC	UART 发送状态和控制寄存器
94 _H	BSET	选择寄存器
95 _H	TXB	UART 发送数据寄存器
96 _H	TE2L	低 8 位 TE2 缓冲寄存器
97 _H	TE2H	高 8 位 TE2 缓冲寄存器
98 _H	TE2C	TE2 控制寄存器
99 _H	T8P2P	T8P2 周期寄存器
9A _H	BRR	UART 波特率寄存器
9B _H	WUDC	唤醒延时控制寄存器
9C _H	N_PAPU	PA 端口弱上拉控制寄存器
9D _H	N_PBPU	PB 端口弱上拉控制寄存器
9E _H	N_PCPU	PC 端口弱上拉控制寄存器
9F _H	PWRC	电源控制寄存器

3.2.3 通用数据存储器

通用数据存储器为 192 Bytes，地址映射到 2 个存储体组中。所在地址范围为 020_H ~ 07F_H（存储体组 0）、0A0_H ~ 0FF_H（存储体组 1）。

通用数据存储器用于在指令运行过程中，存放数据或控制信息，其内容在上电复位后是不确定的。

通用数据存储器能够直接寻址，也可通过索引寄存器 IAA 间接寻址。




图 3-3 通用数据存储器地址映射示意图

3.2.4 寻址方式

数据存储器的寻址可以采用直接寻址和间接寻址。

直接寻址：

程序状态字寄存器（PSW）的 RP0 位，用于选择存储器组；指令码中的操作数为 7 位地址信息，用于在所选的存储体组内直接寻址。

间接寻址：

索引寄存器（IAA）的第 7 位，用于选择存储器组，IAA 的低 7 位存放地址信息，用于在所选的存储体组内间接寻址。间接寻址是通过对 IAD 寄存器的读/写来完成的。

IAD 寄存器不是一个物理寄存器，当对 IAD 寄存器进行读/写时，实际上是访问 IAA 内容所指向的单元，即 IAA 作为间接寻址的地址寄存器使用，IAD 作为间接寻址的数据寄存器使用。若用间接寻址方式，对 IAD 寄存器本身进行读操作，读取得结果为 00_H；进行写操作将视为空操作（可能会影响状态位）。

应用例程：采用间接寻址将存储体组 0（020_H ~ 02F_H）的寄存器清零。

.....

MOVI 0X20 ; 对指针初始化

MOVA IAA ; IAA 指向 RAM

NEXT1:

CLR IAD ; 清零 IAD 寄存器
INC IAA ; 指针 IAA 内容加 1
JBS IAA, 4 ;
GOTO NEXT1 ; 未完成, 循环到下一个单元清零
CONTINUE: ; 已经完成, 继续执行后面的程序
.....

应用例程: 采用间接寻址方式把数据 5A_H 写入存储体组 1 中 0B0_H ~ 0B7_H 内。

.....
MOVI 0XB0 ; 对指针初始化
MOVA IAA ; IAA 指向 RAM
NEXT1:
MOVI 0X5A ; 对 A 寄存器赋值 5A_H
MOVA IAD ; 间接寻址赋值
INC IAA ; 指针 IAA 内容加 1
MOVI 0XB8 ; 对 A 寄存器赋值 B8_H
XOR IAA, 0 ; IAA 值与 B8_H 异或
JBS PSW, Z ; 判断 IAA 值是否为 B8_H
GOTO NEXT1 ; IAA 值不是 B8_H, 循环下一个单元赋值
CONTINUE: ; IAA 值为 B8_H, 继续执行后面的程序
.....

第 4 章 输入/输出端口

4.1 概述

HR7P164 最多支持 18 个 I/O 端口。

除 PA5 端口为 TTL 输入外，其它 I/O 端口都是 TTL/SMT 输入和 CMOS 输出驱动，每个端口都有相应的控制寄存器 PxT，来进行输入/输出控制。若 PxT 置 1，则 I/O 端口为输入状态，若 PxT 置 0，则 I/O 端口为输出状态。

当 I/O 管脚处于输出状态时，管脚电平由 Px 寄存器决定。1 为高电平，0 为低电平。当 I/O 管脚处于输入状态时，管脚电平状态可由 Px 寄存器读取。

除 PA5 端口没有内部弱上拉控制外，其它 IO 端口都有独立的内部弱上拉控制寄存器。I/O 端口弱上拉是否使能由 N_PxPU 寄存器决定。若 N_PxPU 置 1，则 I/O 端口弱上拉禁止；若 N_PxPU 置 0，则 I/O 端口弱上拉使能。当端口设置为输出时，内部弱上拉自动禁止。

支持管脚复用，具体说明及设置请参考《管脚说明》和《I/O MUX》章节。

4.2 结构框图

管脚	0	1	2	3	4	5	6	7	备注
PA	A	A	A	A	A	C	A	A	PA5 为单向输入端口
PB	B	A	A	A	B	B	B	B	-
PC	A	A	-	-	-	-	-	-	-

表 4-1 I/O 端口结构信息表

注：A 表示端口结构图 A，B 表示端口结构图 B，C 表示端口结构图 C。三种结构图如下。




图 4-1 输入/输出端口结构图 A




图 4-2 输入/输出端口结构图 B




图 4-3 输入端口结构图 C

4.3 I/O MUX

管脚名	管脚复用	PAT	外设使能	备注
PA0	PA0	-	-	-
	TE2PWM	0	TE2M<3:2>=11 TE2M<1:0>=01	
	ISPCLK	-	-	-
PA1	PA1	-	-	-
	ISPDAT	-	-	-
PA2	PA2	-	-	-
	RX	1	RXEN=1	-
PA3	PA3	-	-	-
	TX	0	TXEN=1	-
PA4	PA4	-	T8NCS=0	-
	TE2PWM	0	TE2M<3:2>=11 TE2M<1:0>=10	
	T8NCKI	1	T8NCS=1	-
PA5	PA5	-	-	-
	N_MRST	1	-	
PA6	PA6	-	OSCS<2:0>=001,011,100,101 T16GCS=0 T16GOSCEN=0	-
	OSC2	1	OSCS<2:0>=000,010,111	-
	CLKO	0	OSCS<2:0>=110	-
	T16GOSCO	-	OSCS<2:0>=000 T16GOSCEN=1	-
	T16GGI	1	OSCS<2:0>=001,011,100,101 T16GOSCEN=0	-
PA7	PA7	-	OSCS<2:0>=001,011,101,110 T16GCS=0 T16GOSCEN=0	-
	OSC1	1	OSCS<2:0>=000,010,111	-
	CLKI	1	OSCS<2:0>=100	-
	T16GOSCI	-	OSCS<2:0>=000 T16GOSCEN=1	-
	T16GCKI	1	OSCS<2:0>=001,011,101,110 T16GCS=1 T16GOSCEN=0	-

管脚名	管脚复用	PBT	外设使能	备注
PB0	PB0	-	-	-
	TE2PWM	0	TE2M<3:2>=11 TE2M<1:0>=11	
	PINT	1	-	-
PB1	PB1	-	-	-
PB2	PB2	-	-	-
PB3	PB3	-	-	-
	TE1CI	1	TE1M<3:0>=0100~0111	
	TE1CO	0	TE1M<3:0>=1000~1011	
	TE1PWM	0	TE1M<3:0>=11xx	-
PB4	PB4	-	-	-
	TE2PWM	0	TE2M<3:2>=11 TE2M<1:0>=00	-
	KIN0	1	-	-
PB5	PB5	-	-	-
	KIN1	1	-	-
PB6	PB6	-	-	-
	KIN2	1	-	-
PB7	PB7	-	-	-
	KIN3	1	-	-
PC0	PC0	-	-	-
PC1	PC1	-	-	-

4.4 I/O端口弱上拉

管脚	0	1	2	3	4	5	6	7
PA	支持	支持	支持	支持	支持	不支持	支持	支持
PB	支持	支持	支持	支持	支持	支持	支持	支持
PC	支持	支持	-	-	-	-	-	-

表 4-2 I/O 端口弱上拉

4.5 外部中断

4.5.1 外部端口中断 (PINT)

I/O 端口支持一个外部端口中断。当外部输入端口信号发生变化，并且变化边沿满足触发条件时，将产生外部端口中断 PINT。触发条件可由 PEG (BSET<6>) 选择为上升沿触发或者下降沿触发。外部端口中断可由 PIE 使能。中断产生将影响相应的中断标志 PIF。

管脚名	I/O MUX	中断名	中断使能	中断标志
PB0	PINT	PINT	PIE	PIF

表 4-3 外部端口中断

4.5.2 外部按键中断 (KINT)

I/O 端口支持 4 个外部按键中断。当外部按键输入端口 KINx 中，任何一个按键输入信号发生电平变化时，将产生外部按键中断 KINT。外部按键中断可由 KIE 使能。中断产生将影响中断标志 KIF。

管脚名	I/O MUX	中断名	中断使能	中断标志
PB4	KIN0	KINT	KIE	KIF
PB5	KIN1			
PB6	KIN2			
PB7	KIN3			

表 4-4 外部按键中断

4.6 特殊功能寄存器

寄存器名称	Px 端口电平数据寄存器 (PA/PB)		
地址	PA: 05 _H 85 _H PB: 06 _H 86 _H		
复位值	XXXX XXXX		
Px<7:0>	bit7-0	R/W	Px 端口电平状态 0: 低电平 1: 高电平

寄存器名称	Px 端口电平数据寄存器 (PC)		
地址	PC: 07 _H 87 _H		
复位值	XXXX XXXX		
Px<1:0>	bit1-0	R/W	Px 端口电平状态 0: 低电平 1: 高电平
-	bit7-2	-	-

寄存器名称	Px 端口输入输出控制寄存器 (PAT/PBT)		
地址	PAT: 08 _H 88 _H PBT: 09 _H 89 _H		
复位值	1111 1111		
PxT<7:0>	bit7-0	R/W	Px 端口输入输出状态 0: 输出状态 1: 输入状态

寄存器名称	Px 端口输入输出控制寄存器 (PCT)		
地址	PCT: 0A _H 8A _H		
复位值	0000 0011		
PxT<1:0>	bit1-0	R/W	Px 端口输入输出状态 0: 输出状态 1: 输入状态
-	bit7-2	-	-

寄存器名称	PA 端口弱上拉控制寄存器 (N_PAPU)		
地址	1C _H 9C _H		
复位值	1111 1111		
N_PAPU<4:0>	bit4-0	R/W	PAx 端口内部弱上拉控制 0: 弱上拉使能 1: 弱上拉禁止
-	Bit5	-	-
N_PAPU<7:6>	Bit7-6	R/W	PAx 端口内部弱上拉控制 0: 弱上拉使能 1: 弱上拉禁止

寄存器名称	PB 端口弱上拉控制寄存器 (N_PBPU)		
地址	1D _H 9D _H		
复位值	1111 1111		
N_PBPU<7:0>	bit7-0	R/W	PBx 端口内部弱上拉控制 0: 弱上拉使能 1: 弱上拉禁止

寄存器名称	PC 端口弱上拉控制寄存器 (N_PCPU)		
地址	1E _H 9E _H		
复位值	0000 0011		
N_PCPU<1:0>	bit1-0	R/W	PCx 端口内部弱上拉控制 0: 弱上拉使能 1: 弱上拉禁止
-	bit7-2	-	-

第 5 章 外设

5.1 定时器/计数器模块 (Timer/Counter)

本芯片包含 1 组 8 位定时器/计数器 (T8N)、2 组 PWM 时基定时器 (T8P1/T8P2) 和 1 组门控型 16 位定时器 (T16G)。此外, 还包含 2 组定时器/计数器扩展模块 (TE1/TE2)。TE1 支持 3 种功能扩展模式: T16G 捕捉器功能扩展、T16G 比较器功能扩展和 T8P1 脉宽调制功能扩展; TE2 只支持 T8P2 脉宽调制功能扩展。

5.1.1 8 位定时器/计数器 (T8N)

5.1.1.1 概述

- 时钟源为系统时钟 4 分频 $F_{osc}/4$ 或者外部输入时钟 T8NCKI
- 支持定时器模式和计数器模式
- 支持可配置预分频器
- 支持溢出中断
- T8N 寄存器初值可配置




图 5-1 T8N 内部结构图

5.1.1.2 定时器模式和计数器模式

配置 T8NCS (BSET<5>), 选择 T8N 的工作模式为定时器模式或者计数器模式。

当 T8NCS=0 时, T8N 工作为定时器模式, 时钟源为系统时钟 4 分频 $F_{osc}/4$ 。不使用预分频器时, T8N 寄存器的递增周期为一个机器周期。当使用预分频器时, T8N 寄存器的递增周期为预分频器的输出时钟周期。

当 T8NCS=1 时, T8N 工作为计数器模式, 时钟源为外部输入时钟 T8NCKI。配置 T8NSE (BSET<4>), 选择 T8N 寄存器在 T8NCKI 的上升沿或下降沿计数。当 T8NSE=0 时, 在上升沿计数; 当 T8NSE=1 时, 在下降沿计数。

T8N 通过内部相位时钟 p2 和 p4 采样, 来实现 T8NCKI 与内部相位时钟的同步。因此, T8NCKI 的高低电平至少需要保持 4 个系统时钟周期 (一个机器周期)。

5.1.1.3 预分频器

通过 PSA 位的设置 (BSET<3>) 来选择预分频是否被分配给 T8N。当预分频器分配给 T8N 时, 任何对 T8N 寄存器的写操作都会把预分频器的内容清零, 但不改变预分频器的分频比。预分频器的计数值无法读写, 分频比可由 PS<2:0>(BSET<2:0>) 来配置。

5.1.1.4 中断标志

T8N 提供了一个计数溢出中断标志。当 T8N 寄存器递增计数, 计数值由 FF_H 变为 00_H 时, T8N 寄存器发生溢出, T8NIF 位置 1, 如果 T8NIE 使能, 并且全局中断 GIE 使能, 则产生 T8N 溢出中断, 否则中断不被响应。在重新使能这个中断之前, 为了避免误触发中断, T8NIF 位必须软件清零。在 CPU 进入低功耗休眠模式后, T8N 停止计数, 因此不会产生中断。

5.1.2 8 位PWM时基定时器 (T8P1/T8P2)

5.1.2.1 概述

- 时钟源为系统时钟 4 分频 Fosc/4
- 支持定时器模式
- 支持可配置预分频器和后分频器
- T8Px 计数器初值可配置
- 支持 T8PxP 周期寄存器
- 支持 T8Px 计数器与周期寄存器比较, 匹配时产生匹配信号, 并清零计数器
- 通过定时器/计数器扩展模块, 支持 PWM 输出功能扩展




图 5-2 T8P 内部结构图

5.1.2.2 定时器模式

T8Px 支持定时器模式，时钟源为系统时钟 4 分频 ($F_{osc}/4$)。通过定时器/计数器扩展模块，可以实现 PWM 输出，具体可参考《T8P 脉宽调制功能扩展》章节。

5.1.2.3 预分频器和后分频器

T8Px 包括 1 个可配置预分频器和 1 个可配置后分频器。预分频器的计数值无法读写，分频比可由 T8PxPRS<1:0> (T8Px<1:0>) 来配置。后分频器的计数值也无法读写，分频比可由 T8PxPOS<3:0> (T8Px<6:3>) 来配置。修改 T8Px 的控制寄存器或 T8Px 计数器，都会清零预分频器和后分频器的计数值。

5.1.2.4 中断标志

T8Px 支持 1 个周期寄存器和 1 个计数寄存器，都为 8 位可读写寄存器。当 T8Px 计数器的计数值递增到与周期寄存器的值相等时，产生一次匹配信号。后分频器会对这一匹配信号进行计数，当满足后分频器的设定值时，T8PxIF 置 1，如果 T8PxIE 使能，并且外设中断 PEIE 和全局中断 GIE 使能，则产生 T8Px 中断，否则中断不被响应。在重新使能这个中断之前，为了避免误触发中断，T8PxIF 位必须软件清零。在 CPU 进入低功耗休眠模式后，T8Px 不工作，因此不产生中断。

应用例程：设置 T8P1 定时器选择预分频为 1:4，后分频为 1:1

```
.....
BANK      0                ; 选择存储体组 0
MOVI      0X30
MOVA      T8P1P            ; 设置 T8P 定时器的周期
MOV       0X05
MOVA      T8P1C            ; 设置预分频和后分频
.....
```

5.1.3 门控型 16 位定时器/计数器 (T16G)

5.1.3.1 概述

- 时钟源为系统时钟 4 分频 $F_{osc}/4$ ，外部输入时钟 T16GCKI 或者 LP 模式晶体/陶瓷振荡器
- 支持定时器模式、同步计数器模式和异步计数器模式
- 支持 2 组 8 位计数器 (T16GL 和 T16GH)，初值可配置
- 支持门控设计，通过门控信号 T16GGI 控制 T16G 是否计数
- 支持可配置预分频器
- 支持计数溢出中断。异步计数模式，休眠状态下，中断可唤醒 CPU
- 通过定时器/计数器扩展模块，支持捕捉器功能扩展
- 通过定时器/计数器扩展模块，支持比较器功能扩展




图 5-3 T16G 内部结构图

5.1.3.2 工作模式

T16G 通过 T16GCS (T16GC<1>) 的设置来选择工作模式。在计数模式时, 通过 T16GSYN (T16GC<2>) 设置来选择同步计数器模式或异步计数器模式。

1. T16G 定时器模式

当 T16GCS = 0 时, T16G 工作在定时器模式, 此时 T16G 的时钟源是系统时钟的 4 分频。

2. T16G 同步计数器模式

当 T16GCS = 1, T16GSYN = 0 时, T16G 工作在同步计数器模式下。因为外部时钟需要与系统时钟 4 分频 p4 同步, 所以通过 T16GCKI 端口上输入的外部时钟脉冲信号的高电平或低电平时间, 至少为 4Tosc (一个机器周期)。

T16G 在同步计数器模式时, 如果单片机进入了低功耗休眠状态, 虽然外部的时钟输入仍在工作, 但因为时钟同步模块也进入休眠状态, 所以 T16G 不计数。

注: 同步计数器模式下, 外部时钟输入高电平/低电平的时间, 要大于 1 个机器周期, 小于 1 个机器周期的脉冲可能会丢失。

3. T16G 异步计数器模式

当 T16GCS = 1, T16GSYN = 1 时, T16G 工作在异步计数器模式下。T16G 异步计数器在低功耗休眠状态下, 继续工作并在溢出时产生中断, 该中断能够唤醒 CPU。

4. T16G 扩展功能

通过定时器/计数器扩展模块, T16G 可以支持捕捉器功能和比较器功能两种扩展功能, 请参考《T16G 捕捉器功能扩展》和《T16G 比较器功能扩展》章节。

5.1.3.3 门控设计

T16G 支持门控设计, 可以通过门控信号 T16GGI 对 T16G 的定时计数功能进行门控。同时通过 T16GGINV 位 (T16GC<7>) 来设置门控信号的有效电平。当 T16GGINV=0 时, T16GGI 为低电平时 T16G 计数器递增计数。当 T16GGINV=1 时, T16GGI 为高电平时, T16G 计数器递增计数。




图 5-4 T16G 定时器门控计数

5.1.3.4 振荡器

当芯片系统时钟为内置振荡器时钟源时, 通过将 T16GOSCEN 位置 1 可以复用外部 LP 振荡器时钟作为 T16G 时钟源, T16G 振荡器频率约为 32KHz。

注: 由于 T16G 共用时钟源和门控管脚, 所以当 T16G 使用外部 LP 振荡器时, T16G 不支持门控计数功能。

5.1.4 定时器/计数器扩展模块 (TE)

5.1.4.1 概述

本芯片包含 2 组 TE, 分别为 TE1 和 TE2。

TE1 支持 3 种功能扩展模式: T16G 捕捉器功能扩展、T16G 比较器功能扩展和 T8P1 脉宽调制功能扩展, 通过设置 TE1M<3:0>选择相应的扩展模式。

TE2 只支持 T8P2 脉宽调制功能扩展一种模式。

5.1.4.2 T16G捕捉器功能扩展

当 TE1M<3:0> = 0100 ~ 0111 时, TE1 配置为捕捉器功能扩展。TE1 对 TE1CI 的输入信号实时监测, TE1 为捕捉器, T16G 为计数器。在初始化 T16G 时, 必须将其设置成定时器模式或者同步计数器模式, 将相应的 TE1CI 端口所在的管脚设置成输入状态。

当 TE1CI 输入信号的变化状态满足捕捉条件时, TE1 将 T16G 计数器的值捕捉到 TE1 寄存器 (TE1H:TE1L) 中, 并产生 TE1 中断, 产生的中断标志必须由软件清零。当捕捉条件满足时, 若 TE1H/TE1L 内的捕捉值未被及时读取, 那么当下次捕捉条件满足时, 会被新的捕捉值覆盖。

TE1 支持 1 组预分频器。只有当 TE1 作为捕捉器功能时, 预分频器才使用。当 TE1 关闭或配置成其他功能扩展模式时, 预分频器都会被清零并且不被使用。但改变 TE1 的捕捉条件时, 预分频器不会被清零。因此, 当切换 TE1 捕捉条件后, 首次捕捉时, TE1 预分频器的计数初值可能不为 0。

TE1 模式切换时, 也许会导致错误中断产生。因此为了避免产生错误中断, 用户在改变模式时应该保持 TE1IE 为 0, 并且将标志位 TE1IF 清零。

TE1 支持 4 种捕捉条件:

- 捕捉每 1 个下降沿脉冲
- 捕捉每 1 个上升沿脉冲
- 捕捉每 4 个上升沿脉冲
- 捕捉每 16 个上升沿脉冲




图 5-5 TE1 在捕捉器功能扩展的内部结构图

5.1.4.3 T16G 比较器功能扩展

当 $TE1M<1:0> = 1000 \sim 1011$ 时，TE1 配置为比较器功能扩展，TE1 与 T16G 一起实现比较器功能。TE1 存放比较值，T16G 作为计数器。当 T16G 中的计数值与 TE1 寄存器（TE1H:TE1L）中存放的比较值相同时，TE1 产生比较匹配，并执行相应的比较匹配事件，产生 TE1 中断标志（即 TE1IF 置 1），该中断标志需要软件清零。

TE1 支持 4 种比较匹配事件：

- TE1CO 端口输出高电平
- TE1CO 端口输出低电平
- TE1CO 端口输出电平不受影响
- 特殊事件触发，清零 T16G 计数器




图 5-6 TE1 在比较器功能扩展的内部结构图

5.1.4.4 T8Px脉宽调制功能扩展

当 $TE1M<3:0> = 11xx$ 时, TE_x 配置为 PWM 功能扩展 ($TE1PWM$ 和 $TE2PWM$), TE_xPWM 端口可产生 10 位分辨率的 PWM 输出。在初始化 TE_xPWM 端口时, 必须将相应的 TE_xPWM 端口所在的管脚设置成输出状态。

$T8Px$ 定时器作为 TE_xPWM 的时基。 $T8Px$ 从 0 开始递增计数, 当计数值等于 $T8PxP$ 时, 完成了 TE_xPWM 的计数周期。满足计数周期时, 将会进行如下操作: TE_xPWM 端口被置 1 (但如果 TE_xPWM 的占空比为 0%, TE_xPWM 端口将不会置 1); TE_xL 被锁存到 TE_xH ; $T8Px$ 被清零并重新开始递增计数。

TE_xPWM 的脉宽由写入 TE_xL 寄存器和 $TE_xC<5:4>$ 位的值来决定。 $TE_xL:TE_xC<5:4>$ 在任何时候都是可写的, 但是新的 $TE_xL:TE_xC<5:4>$ 寄存器的值要到 $T8PxP$ 与 $T8Px$ 相等后 (即周期完成), 才锁存到 $TE_xH:resbuf<1:0>$ 。如果 TE_xPWM 的脉宽比周期长或者相等, TE_xPWM 端口将不会清零。在 TE_xPWM 方式下, TE_xH 是一个只读寄存器。




图 5-7 TEx 在 PWM 功能扩展的内部结构图

对于 TE_xPWM 输出, 波形如下图所示:




图 5-8 TE_xPWM 输出示意图

TEXPWM 公式如下:

$$\text{TEXPWM 周期} = [(T8PxP)+1] \times 4 \times T_{osc} \times (T8Px \text{ 预分频比})$$

$$\text{TEXPWM 频率} = 1 / [\text{TEXPWM 周期}]$$

$$\text{TEXPWM 脉宽} = (TExL:TExC<5:4>) \times T_{osc} \times (T8Px \text{ 预分频比})$$

$$\text{TEXPWM 占空比} = (TExL:TExC<5:4>) / 4[(T8PxP)+1]$$

给定 TEXPWM 频率, TEXPWM 的最大分辨率可计算为:

$$\text{分辨率} = \frac{\log\left(\frac{F_{osc}}{F_{pwm} * F_{PRS}}\right)}{\log 2}$$

F_{PRS} 是 T8Px 预分频器的分频比。

应用例程: 对 PWM 的运行进行设定可产生周期为 256μs, 占空比为 50%脉冲波形 (主时钟

采用 4MHz)

.....

MOVI 0XFF ; 将 0XFF 送至 A

BANK 0

MOVA T8P1P ; 设置 PWM 周期

MOVI 0XF7 ; 设置 PB3 为输出口

MOVA PBT

MOVI 0X80 ; 设置 PWM 脉宽

MOVA TE1L

MOVI 0X0C

MOVA T8P1C

MOVI 0X0C ; 设置为 PWM 方式

MOVA TE1C

.....

5.1.5 特殊功能寄存器

寄存器名称	T8N 寄存器 (T8N)		
地址	01 _H 81 _H		
复位值	0000 0000		
T8N<7:0>	bit7-0	R/W	T8N 计数器 00 _H ~ FF _H

寄存器名称	T8Px 计数器 (T8P1/T8P2)		
地址	T8P1: 11 _H T8P2: 91 _H		
复位值	0000 0000		
T8Px<7:0>	bit7-0	R/W	T8Px 计数器 00 _H ~ FF _H

寄存器名称	T8Px 控制寄存器 (T8P1C/T8P2C)		
地址	T8P1C: 12 _H T8P2C: 92 _H		
复位值	0000 0000		
T8PxPRS <1:0>	bit1-0	R/W	T8Px 预分频器分频比选择位 00: 预分频为 1:1 01: 预分频为 1:4 1x: 预分频为 1:16
T8PxON	bit2	R/W	T8Px 使能位 0: 关闭 T8P 1: 使能 T8P
T8PxPOS <3:0>	bit6-3	R/W	T8Px 后分频器分频比选择位 0000: 后分频为 1:1 0001: 后分频为 1:2 0010: 后分频为 1:3 ... 1111: 后分频为 1:16
-	bit7	-	-

寄存器名称	T8Px 周期寄存器 (T8P1P/T8P2P)		
地址	T8P1P: 19 _H T8P2P: 99 _H		
复位值	1111 1111		
T8PxP<7:0>	bit7-0	R/W	T8Px 周期寄存器 00 _H ~ FF _H

寄存器名称	低 8 位 T16G 计数器 (T16GL)		
地址	0E _H 8E _H		
复位值	0000 0000		
T16GL<7:0>	bit7-0	R/W	T16G 低 8 位计数器 00 _H ~ FF _H

寄存器名称	高 8 位 T16G 计数器 (T16GH)		
地址	0F _H 8F _H		
复位值	0000 0000		
T16GH<7:0>	bit7-0	R/W	T16G 高 8 位计数器 00 _H ~ FF _H

寄存器名称	T16G 控制寄存器 (T16GC)		
地址	10 _H 90 _H		
复位值	0000 0000		
T16GON	bit0	R/W	T16G 使能位 0: 关闭 T16G 1: 打开 T16G
T16GCS	bit1	R/W	T16G 时钟源选择位 0: 对系统时钟 4 分频 Fosc/4 计数 1: 对 T16GCKI 端口输入的时钟信号 (上升沿) 计数
T16GSYN	bit2	R/W	T16G 外部时钟输入同步控制位 0: T16GCS = 1: 与外部时钟输入同步 T16GCS = 0: T16G 工作于定时器方式下, 未用此位 1: T16GCS = 1: 不与外部时钟输入同步 T16GCS = 0: T16G 工作于定时器方式下, 未用此位
T16GOSCEN	bit3	R/W	T16G 振荡器使能 0: 禁止 T16G 振荡器 1: 使能 T16G 振荡器
T16GPRS	bit5-4	R/W	T16G 输入预分频选择位 00 = 1:1 01 = 1:2 10 = 1:4 11 = 1:8
T16GGEN	bit6	R/W	T16G 门控使能位 0: 禁止 T16G 门控 1: 使能 T16G 门控
T16GGINV	bit7	R/W	T16G 门控信号极性位 0: T16G 门控信号为低时, T16G 计数 1: T16G 门控信号为高时, T16G 计数

寄存器名称	TE1 控制寄存器 (TE1C)		
地址	18 _H		
复位值	0000 0000		
TE1M<3:0>	bit3-0	R/W	TE1 工作方式选择位 0000 = 关闭 TE1 模块 (即 TE1 复位) 0100 = 捕捉每 1 个脉冲下降沿 (捕捉器功能扩展) 0101 = 捕捉每 1 个脉冲上升沿 (捕捉器功能扩展) 0110 = 捕捉每 4 个脉冲上升沿 (捕捉器功能扩展) 0111 = 捕捉每 16 个脉冲上升沿 (捕捉器功能扩展) 1000 = 匹配时 TE1 端口输出 1 (比较器功能扩展, TE1IF=1) 1001 = 匹配时 TE1 端口输出 0 (比较器功能扩展, TE1IF=1) 1010 = 匹配时 TE1 端口输出状态不变 (比较器功能扩展, TE1IF=1) 1011 = 匹配时触发特别事件 (比较器功能扩展, TE1IF=1, 清零 T16G 计数器, TE1 端口不受影响) 11xx = TE1PWM 功能扩展
PWM1Y - PWM1X	bit5-4	R/W	10 位 TE1PWM 工作循环周期低 2 位 在 10 位分辨率时, 存放最低 2 位数据; 在 8 位分辨率时, 这 2 位保持为零。
-	bit7-6	-	-

寄存器名称	TE2 控制寄存器 (TE2C)		
地址	98 _H		
复位值	0000 0000		
TE2M<1:0>	bit1-0	R/W	TE2 输出选择位 00: TE2PWM 从 PB4 输出 01: TE2PWM 从 PA0 输出 10: TE2PWM 从 PA4 输出 11: TE2PWM 从 PB0 输出
TE2M<3:2>	bit3-2	R/W	TE2 工作方式选择位 00: 关闭脉宽调制模块 01: 未用 10: 未用 11: TE2PWM 方式
PWM2Y - PWM2X	bit5-4	R/W	10 位 TE2PWM 工作循环周期低 2 位 在 10 位分辨率时, 存放最低 2 位数据; 在 8 位分辨率时, 这 2 位保持为零。
-	bit7-6	-	-

寄存器名称	低 8 位 TEx 缓冲寄存器 (TExL)		
地址	TE1L: 16 _H TE2L: 96 _H		
复位值	0000 0000		
TExL<7:0>	bit7-0	R/W	TEx 低 8 位缓冲寄存器 00 _H ~ FF _H

寄存器名称	高 8 位 TEx 缓冲寄存器 (TExH)		
地址	TE1H: 17 _H TE2H: 97 _H		
复位值	0000 0000		
TExH<7:0>	bit7-0	R/W	TEx 高 8 位缓冲寄存器 00 _H ~ FF _H

5.2 通用异步接收/发送器UART

5.2.1 概述

UART 通用异步接收/发送器是兼容 RS-232/RS-442/RS-485 的通讯接口。支持全/半双工模式。UART 结构框图如下：




图 5-9 UART 结构框图

5.2.2 数据格式

UART 模块每帧数据由 1 位起始位，8 位/9 位数据位和 1 位停止位组成。在没有数据发送/接收时，管脚处于高电平状态。发送 8 位/9 位数据，可以通过 TXM 进行设置选择。接收 8 位/9 位数据，可以通过 RXM 进行设置选择。




图 5-10 UART 8 位数据格式




图 5-11 UART 9 位数据格式

5.2.3 UART异步发送器

异步发送器发送数据时，起始位 **Start** 和结束位 **Stop** 由芯片内部产生，用户只需要使能异步发送器，并将所要发送的数据写入 **TXB** 和 **TXR8** 内，就能实现异步发送，异步发送器还可以实现数据连续发送。操作流程图如下：




图 5-12 UART 发送器流程图

5.2.4 UART异步接收器

异步接收器接收数据时，用户可以查询 **RXIF** 中断标志位，来判断是否收到完整的一帧数据，并通过读取 **RXB** 和 **RXR8** 获得数据。芯片内部提供 2 级 9 位 FIFO 作为 **RXB**，若用户在第三个数据接收完毕前，未读取 **RXB**，则溢出标志位 **OERR** 将置 1。**FERR** 在检测到结束位 **Stop** 为 0 时被置 1。操作流程图如下：




图 5-13 UART 接收器流程图

5.2.5 特殊功能寄存器

寄存器名称	UART 发送数据寄存器 (TXB)		
地址	95 _H		
复位值	0000 0000		
TXB<7:0>	bit7-0	R/W	异步发送数据 00 _H ~ FF _H

寄存器名称	UART 接收数据寄存器 (RXB)		
地址	1B _H		
复位值	0000 0000		
RXB<7:0>	bit7-0	R/W	异步接收数据 00 _H ~ FF _H

寄存器名称	UART 发送状态和控制寄存器 (TxC)		
地址	93 _H		
复位值	0000 0010		
TXR8	bit0	R/W	第 9 位发送数据 0: 第 9 位数据为 0 1: 第 9 位数据为 1
TRMT	bit1	R	发送移位寄存器 (TSR) 空标志位 0: TSR 不空 1: TSR 空
-	bit4-2	-	-
BRGH	bit5	R/W	波特率选择位 0: 低速波特率 1: 高速波特率
TXM	bit6	R/W	发送数据格式选择位 0: 8 位数据格式 1: 9 位数据格式
TXEN	bit7	R/W	发送器使能位 0: 禁止 1: 使能

寄存器名称				UART 接收状态和控制寄存器 (RXC)
地址				1A _H
复位值				0000 0000
RXR8	bit0	R	第 9 位接收数据 0: 第 9 位数据为 0 1: 第 9 位数据为 1	
FERR	bit1	R	帧格式错标志位 0: 无帧格式错误 1: 有帧格式错误 (读 RXB, 该位被清零)	
OERR	bit2	R	接收溢出标志位 0: 无溢出错误 1: 有溢出错误 (清 RXEN 位, 可将此位清零)	
-	bit5-3	-	-	
RXM	bit6	R/W	接收数据格式选择位 0: 8 位数据格式 1: 9 位数据格式	
RXEN	bit7	R/W	接收使能位 0: 禁止 1: 使能	

寄存器名称				UART 波特率寄存器 (BRR)
地址				9A _H
复位值				0000 0000
BRR<7:0>	bit7-0	R/W	波特率设置 00 _H ~ FF _H	

注: UART 波特率计算公式如下:

BRGH = 0 时: $F_{osc} / (64 (BRR<7:0>+1))$

BRGH = 1 时: $F_{osc} / (16 (BRR<7:0>+1))$

第 6 章 特殊功能及操作特性

6.1 系统时钟与振荡器

6.1.1 概述

本芯片支持两种时钟源，外部时钟源和内部时钟源。外部时钟源支持 HS、LP、XT 和 RC 模式。内部时钟源由 INTOSC 振荡器提供。

具体的时钟源和对应模式选择由芯片配置字 OSCS<2:0> (CONFIG<2:0>)来决定。




图 6-1 芯片系统时钟选择框图

6.1.2 外部RC模式

OSCS<2:0>=100，外部时钟源 RC 模式，CLKO 复用的管脚作为通用 I/O 口。




图 6-2 振荡器 RC 模式等效电路图及外围参考图

参数	工作条件: -40~85℃ 2.5~5.5v
推荐外部电阻范围	$15k \leq R_{ext} \leq 100k$
推荐外部电容范围	$20pf \leq C_{ext} \leq 300pf$
推荐振荡频率范围	$10kHz \leq f \leq 4MHz$

表 6-1 外部 RC 模式推荐参数

6.1.3 外部LP、XT和HS模式

OSCS<2:0> = 000, 外部时钟源 LP 模式。

OSCS<2:0> = 111, 外部时钟源 XT 模式。

OSCS<2:0> = 010, 外部时钟源 HS 模式。




图 6-3 晶体/陶瓷振荡器模式（HS、XT、LP 模式）

注：RS 为可选配置。

Osc Type	晶振频率	C1*	C2*
LP	32KHz	33pF	33pF
XT	1MHz	15 ~ 33pF	15 ~ 33pF
	4MHz		
HS	8MHz	15pF	15pF
	16MHz		

表 6-2 晶体振荡器电容参数参考表

注*：此数据可根据晶振频率大小、外围电路的不同作微调。

6.1.4 内部时钟

可以通过芯片配置字 **OSCS<2:0>** 编程配置内部时钟模式。可以通过调节内部时钟校准寄存器，来校准芯片内部时钟振荡器频率。

内部时钟振荡器，在芯片出厂前已在常温 **25℃**，工作电压 **3.3V** 或 **5V** 条件下作校准。客户可根据实际需要，选择不同校准电压的芯片型号。

芯片程序储存器的最后一个地址 (**7FF_H**) 只能读不可写，此地址已经写入指令 **RETIA XX**，其中 **XX** 为内部时钟校准值。

调用内部时钟校准值，客户程序需要如下处理：

```
ORG      0X00
CALL     0X7FF
MOVA     CALR      ; 将 RETIA 返回值，即内部时钟振荡器校准值写入校准寄存器
.....
```

6.1.5 特殊功能寄存器

寄存器名称	内部时钟校准寄存器 (CALR)		
地址	13 _H		
复位值	1111 1111		
CALR<7:0>	bit7-0	R/W	8 位时钟频率调节位

注 1: CALR 寄存器主要是调整芯片内部 16MHz 时钟振荡器的精度。在常温，VDD 为 5V 或 3.3V 电压条件下，出厂时已经校准到 16MHz。如果没有特别需求，客户不需要设置此寄存器，以免覆盖芯片默认的时钟校准值。

注 2: 为了获得高精度的时钟，如果用户系统为 3.3V 电压，建议使用 3.3V 校准出厂的芯片；如果客户系统为 5V 电压，建议使用 5V 校准出厂的芯片。

6.2 复位模块

6.2.1 概述

本芯片支持多种复位方式，包括：

- ◇ 上电复位 POR
- ◇ 低电压检测复位 BOR
- ◇ 外部端口 N_MRST 复位（低电平有效）
- ◇ 看门狗定时器 WDT 溢出复位




图 6-4 芯片复位原理图

6.2.2 应用举例

◇ 应用举例一

采用下图所示的复位电路，其中 $47\text{K}\Omega \leq R1 \leq 100\text{K}\Omega$ ，电容 C1 (0.1 μF)，R2 为限流电阻， $0.1\text{K}\Omega \leq R2 \leq 1\text{K}\Omega$ 。




图 6-5 RC 复位电路

◇ 应用举例二

采用 PNP 三极管的复位电路，如下图所示，通过 R1 (2K Ω) 和 R2 (10K Ω) 分压作为基极输入，发射极接 VDD，集电极一路通过 R3 (20K Ω) 接地，另一路通过 R4 (1K Ω) 和 C1 (0.1 μF) 接地，C1 另一端作为 N_MRST 输入。




图 6-6 三极管复位电路

6.2.3 特殊功能寄存器

寄存器名称	电源控制寄存器 (PWRC)		
地址	1F _H 9F _H		
复位值	0011 110x		
N_BOR	bit0	R/W	低电压检测复位状态位 0: 低电压检测复位发生 (低电压检测复位后, 必须用软件置位) 1: 无低电压检测复位发生
N_POR	bit1	R/W	上电复位状态位 0: 上电复位发生 (上电复位后, 必须用软件置位) 1: 无上电复位发生
N_PD	bit2	R/W	低功耗标志位 0: 执行 IDLE 指令后清零 1: 上电复位或执行 CWD _T 指令后置 1
N_TO	bit3	R/W	WDT 定时时间到标志位 0: WDT 定时器计数溢出时被清零 1: 上电复位或执行 CWD _T 、IDLE 指令后被置 1
SREN	bit4	R/W	低电压检测复位软件使能位 当配置字 BOREN 使能时 0: 禁用 1: 使能 当配置字 BOREN 禁止时 此位无效
RCEN	bit5	R/W	内部 WDT RC 时钟模块使能位 0: 软件禁止内部 RC 时钟模块 1: 软件使能内部 RC 时钟模块
-	bit7-6	-	-

6.3 中断处理

6.3.1 概述

本芯片支持 10 个中断源，其中 3 个内部中断（包括 T8N 中断、外部中断、端口 PB 高 4 位按键中断）、6 个外设中断（包括 TE1 中断、T8P1 中断、T8P2 中断、T16G 中断、UART 接收中断和 UART 发送中断）和一个软件中断。其中中断向量入口地址位于 0004_H、000D_H 和 0021_H。在中断服务程序中，通过中断标志位及中断使能位，可判断中断源（如果是外设中断，还需判断外设使能位 PEIE），从而执行相应的中断服务子程序。

6.3.2 中断使能表

序号	中断名	中断标志	中断使能	外设使能	全局使能	备注
1	KINT	KIF	KIE	-	GIE	-
2	PINT	PIF	PIE	-	GIE	-
3	T8NINT	T8NIF	T8NIE	-	GIE	-
4	T8P1INT	T8P1IF	T8P1IE	PEIE	GIE	-
5	T8P2INT	T8P2IF	T8P2IE	PEIE	GIE	-
6	T16GINT	T16GIF	T16GIE	PEIE	GIE	-
7	TXINT	TXIF	TXIE	PEIE	GIE	-
8	RXINT	RXIF	RXIE	PEIE	GIE	-
9	TE1INT	TE1IF	TE1IE	PEIE	GIE	-
10	SOFTINT	SOFTIF	-	-	GIE	-

表 6-3 中断使能表（默认中断模式）

6.3.3 中断现场保护

中断现场保护是中断程序中一个很重要的组成部分。

指令系统中有 PUSH（压栈）和 POP（出栈）指令，可以方便地实现寄存器 A、B、PSW 和 PCRH 的保存和恢复。A、B、PSW 和 PCRH 寄存器，分别有各自的一级镜像寄存器 AS0、BS0、PSWS0 和 PCRHS0，用于对相应寄存器的保存和恢复。镜像寄存器无物理地址，只能通过 PUSH 和 POP 指令进行访问，完成相应寄存器的保存与恢复。由于只有一级镜像寄存器，所以每执行一次 PUSH 指令，均需在执行 POP 指令后，才能执行下一次 PUSH 指令，否则前一次保存在镜像寄存器的值会被覆盖。

6.3.4 特殊功能寄存器

寄存器名称	中断控制寄存器 0 (INTC0)		
地址	0C _H 8C _H		
复位值	0000 000x		
KIF	bit0	R/W	外部按键中断标志位 0: 外部按键端口无电平变化 1: 外部按键端口有电平变化 (必须用软件清零)
PIF	bit1	R/W	外部端口中断标志位 0: 外部端口上无中断信号 1: 外部端口上有中断信号 (必须用软件清零)
T8NIF	bit2	R/W	T8N 溢出中断标志位 0: T8N 计数未溢出 1: T8N 计数溢出 (必须用软件清零)
KIE	bit3	R/W	外部按键中断使能位 0: 禁止外部按键中断 1: 使能外部按键中断
PIE	bit4	R/W	外部端口中断使能位 0: 禁止外部端口中断 1: 使能外部端口中断
T8NIE	bit5	R/W	T8N 溢出中断使能位 0: 禁止 T8N 中断 1: 使能 T8N 中断
PEIE	bit6	R/W	外围中断使能位 0: 禁止外设中断 1: 使能未屏蔽的外设中断
GIE	bit7	R/W	全局中断使能位 0: 禁止所有的中断 1: 使能所有未屏蔽的中断

中断控制寄存器 1 (INTC1)			
寄存器名称			
地址	15 _H		
复位值	0000 0000		
INTV<1:0>	bit1-0	R/W	中断向量表选择位，具体可参考中断向量分配表
-	bit2	-	-
SOFTIF	bit3	R/W	软中断标志位 0: 无软中断 1: 有软中断
INTVEN	bit4	R/W	中断向量表使能位 0: 禁止中断向量表 1: 使能中断向量表
-	bit7-5	-	-

中断向量分配表

位值 向量	00	01	10	11
0004 _H	软中断 外部端口中断 外部按键中断	软中断 外部端口中断	软中断 UART 接收中断 UART 发送中断	软中断 T8N 中断 T16G 中断 T8P1 中断 T8P2 中断 TE1 中断
000D _H	T8N 中断 T16G 中断 T8P1 中断 T8P2 中断 TE1 中断	T8N 中断 T16G 中断 T8P1 中断 T8P2 中断 TE1 中断 外部按键中断	外部端口中断 外部按键中断	UART 接收中断 UART 发送中断
0021 _H	UART 接收中断 UART 发送中断	UART 接收中断 UART 发送中断	T8N 中断 T16G 中断 T8P1 中断 T8P2 中断 TE1 中断	外部端口中断 外部按键中断

寄存器名称	中断使能寄存器 0 (INTE0)		
地址	8D _H		
复位值	0000 0000		
T16GIE	bit0	R/W	T16G 中断使能位 0: 禁止 T16G 中断 1: 使能 T16G 中断
T8P1IE	bit1	R/W	T8P1 中断使能位 0: 禁止 T8P1 中断 1: 使能 T8P1 中断
TE1IE	bit2	R/W	TE1 中断使能位 0: 禁止 TE1 中断 1: 使能 TE1 中断
-	bit3	-	-
T8P2IE	bit4	R/W	T8P2 中断使能位 0: 禁止 T8P2 中断 1: 使能 T8P2 中断
TXIE	bit5	R/W	串行通讯接口 UART 发送中断使能位 0: 禁止 UART 发送中断 1: 使能 UART 发送中断
RXIE	bit6	R/W	串行通讯接口 UART 接收中断使能位 0: 禁止 UART 接收中断 1: 使能 UART 接收中断
-	bit7	-	-

寄存器名称	中断标志寄存器 0 (INTF0)		
地址	0D _H		
复位值	0000 0000		
T16GIF	bit0	R/W	T16G 中断标志位 0: T16G 计数器计数未发生溢出 1: T16G 计数器计数溢出 (必须软件清零)
T8P1IF	bit1	R/W	T8P1 中断标志位 0: T8P1 计数器计数未发生溢出 1: T8P1 计数器计数溢出 (必须软件清零)
TE1IF	bit2	R/W	TE1 中断标志位 0: 捕捉器功能扩展: 未发生捕捉中断 比较器功能扩展: 未发生比较匹配中断 PWM 方式: 未用 1: 捕捉器功能扩展: 发生捕捉中断 (必须用软件清零) 比较器功能扩展: 发生比较匹配中断 (必须用软件清零) PWM 方式: 未用
-	bit3	-	-
T8P2IF	Bit4	R/W	T8P2 中断标志位 0: T8P2 计数器计数未发生溢出 1: T8P2 计数器计数溢出 (必须软件清零)
TXIF	bit5	R	串行通讯接口 UART 发送中断标志位 0: 发送缓冲区满 (发送未完成) 1: 发送缓冲区空 (发送完成), 写 TXB 清零
RXIF	bit6	R	串行通讯接口 UART 接收中断标志位 0: 接收缓冲区空 (接收未完成) 1: 接收缓冲区满 (接收完成), 读 RXB 清零
-	bit7	-	-

6.4 看门狗定时器

当芯片配置字选择使能 WDTEN（配置字 CONFIG<3>），并且寄存器控制位 RCEN 使能内部 WDT RC 时钟时，看门狗开始工作，为了防止看门狗计数溢出引起不必要的芯片复位，必须在程序中使用 CWDTC 指令对 WDT 计数器定时清零。芯片配置字选择禁止 WDTEN 时，看门狗停止工作。通过 PSA 位的设置（BSET<3>）来选择预分频是否被分配给 WDT。

下图为 WDT 功能示意图，内部 RC 时钟频率，常温下约为 26KHz，经二分频后给 WDT 使用。在预分频器分频比为 1:1 时，常温下（25℃）WDT 计数溢出时间约为 19.7ms。其它工作条件下，WDT 的计数溢出时间，可参考《附录 参数特性图》章节的相关图示。




图 6-7 看门狗定时器示意图

6.5 低功耗操作

6.5.1 休眠

本芯片支持两种低功耗休眠模式：IDLE0 模式和 IDLE1 模式，通过设置 LPMS 位（CONFIG<12>）进行选择。

执行一条指令 IDLE，即可进入休眠模式。进入休眠状态之后：

- ◇ 在 IDLE0 模式下，芯片时钟源停振，主系统时钟暂停
- 在 IDLE1 模式下，芯片时钟源不停振，主系统时钟暂停
- ◇ 所有 I/O 端口将保持进入 IDLE 前的状态
- ◇ 若使能 WDT，则 WDT 将被清零并保持运行
- ◇ PWRC 寄存器中的 N_PD 位被清零，N_TO 位被置 1

在休眠模式下，需要避免输入管脚悬空而引入开关电流，应将悬空的 I/O 输入管脚，通过上拉电阻接至高电平或下拉电阻接至低电平。N_MRST 管脚必须处于逻辑高电平。

6.5.2 唤醒

当芯片处于休眠状态时，可以通过以下方式唤醒：

序号	唤醒源	中断使能	外设使能	备注
1	N_MRST	-	-	外部复位
2	WDT	-	-	WDT 溢出
3	KINT	KIE	-	-
4	PINT	PIE	-	-
5	T16GINT	T16GIE	PEIE	异步计数模式

表 6-4 休眠唤醒表

芯片从休眠模式唤醒，需要注意以下两点：

- 1、中断唤醒与全局中断使能无关。在休眠模式下，若外设产生中断信号，即使全局中断使能 GIE 为 0，休眠模式依然会被唤醒，只是唤醒后不会执行中断程序。
- 2、当唤醒事件发生后，芯片需要在主时钟运行一段时间（Twkdly）后，才执行 IDLE 指令的下一条指令，这段时间称为唤醒延时，唤醒延时可编程设置， $Twkdly = (WUDC <7:0> + 1) * 4 * T_{osc}$ 。

当芯片配置为 IDLE1 模式唤醒时，WUDC 寄存器配置为任意值，最短唤醒时间为 1 个机器周期；当芯片配置为 IDLE0 模式唤醒时，WUDC 寄存器的设置值最小为 0FH，最短唤醒时间为 16 个机器周期；芯片唤醒延时默认为最大值，即 1024Tosc。

6.5.3 特殊功能寄存器

寄存器名称	唤醒延时控制寄存器 (WUDC)		
地址	9B _H		
复位值	1111 1111		
WUDC<7:0>	bit7-0	R/W	唤醒延时时钟设置位 当 WUDC<7:0> = FF _H 时, 延时最长 当 WUDC<7:0> = 00 _H 时, 延时最短


6.6 芯片配置字

寄存器名称	CONFIG 芯片配置字	
地址	8001 _H	
OSCS	bit2-0	振荡器选择位 000 = LP 振荡器模式，晶振/谐振器连接到 PA6 和 PA7 管脚 001 = INTOSC1 4MHz 振荡器，PA6、PA7 为 I/O 管脚 010 = HS 模式：晶振/谐振器连接到 PA6 和 PA7 管脚 011 = INTOSC2 8MHz 振荡器，PA6、PA7 为 I/O 管脚 100 = RC 模式：PA6 为 I/O 管脚，PA7 管脚连接 RC 振荡器 101 = INTOSC3 16MHz 振荡器，PA6、PA7 为 I/O 管脚 110 = INTOSC4 16MHz 振荡器，PA6 为 CLKO、PA7 为 I/O 管脚 111 = XT 模式：晶振/谐振器连接到 PA6 和 PA7 管脚
WDTEN	bit3	硬件看门狗使能位 0：禁止硬件看门狗 1：使能硬件看门狗
N_PWRTEB	bit4	上电定时器使能位 0：使能上电定时器 1：禁止上电定时器
MRSTEN	bit5	N_MRST 管脚功能选择位 0：管脚用于数字输入 1：管脚用于外部复位
BOREN	bit6	低电压检测复位使能位 0：禁止 1：使能
BORVS	bit7	低电压选择位 0：3.0V 1：2.1V（默认）
-	bit8	-
N_CP	bit9	加密使能位（程序加密后，无法读出） 0：加密 1：不加密
-	bit11-10	-
LPMS	bit12	低功耗模式使能位 0：IDLE1 模式 1：IDLE0 模式
-	bit14-13	-

第 7 章 芯片封装图


7.1 20-pin 封装图

DIP20




封装: DIP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	-	3.30	3.56	-	0.130	0.140
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	26.32	26.42	26.52	1.036	1.040	1.044
E1	6.40	6.50	6.65	0.252	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.62	0.300	-	0.325
eB	8.38	-	9.65	0.330	-	0.380
L	3.18	-	-	0.125	-	-

SOP20



封装: SOP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	2.30	2.50	2.70	0.090	0.098	0.107
A1	0.10	0.20	0.30	0.003	0.007	0.012
A2	2.10	2.30	2.50	0.082	0.090	0.099
D	12.60	12.80	13.00	0.496	0.504	0.513
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.303
b	-	0.40	-	-	0.015	-
e	-	1.27	-	-	0.05	-
L	0.75	0.85	0.95	0.029	0.033	0.038
theta	0°	-	8°	0°	-	8°


SSOP20



封装: SSOP20						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	1.45	1.65	1.85	0.057	0.065	0.073
A1	0.05	0.15	0.25	0.001	0.005	0.010
A2	1.30	1.50	1.70	0.051	0.059	0.067
D	7.00	7.20	7.40	0.275	0.283	0.292
E	7.60	7.80	8.00	0.299	0.307	0.316
E1	7.30	7.50	7.70	0.287	0.295	0.304
b	0.30	0.35	0.40	0.011	0.014	0.016
e	-	0.65	-	-	0.025	-
L	0.80	0.90	1.00	0.031	0.035	0.040
θ	0°	-	8°	0°	-	8°


7.2 18-pin 封装图

DIP18



封装: DIP18						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	-	3.30	3.56	-	0.130	0.140
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	22.71	22.96	23.11	0.894	0.904	0.910
E1	6.40	6.50	6.65	0.252	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.62	0.300	-	0.325
eB	8.38	-	9.65	0.330	-	0.380
L	3.18	-	-	0.125	-	-


SOP18



封装: SOP18						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	2.65	0.053	0.063	0.105
A1	0.10	-	0.30	0.003	-	0.012
A2	2.20	2.30	2.40	0.086	0.091	0.095
D	11.25	11.45	11.65	0.443	0.451	0.459
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.304
b	0.35	-	0.44	0.0137	-	0.018
e	-	1.27	-	-	0.050	-
L	0.70	-	1.00	0.027	-	0.040
θ	0°	-	8°	0°	-	8°


7.3 16-pin 封装图

DIP16



封装: DIP16						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	3.60	3.80	4.00	0.141	0.150	0.158
A1	0.51	-	-	0.020	-	-
A2	3.10	3.30	3.50	0.122	0.130	0.138
b	0.44	-	0.53	0.017	-	0.020
b2	-	1.52	-	-	0.060	-
D	18.90	19.10	19.30	0.744	0.752	0.761
E1	6.15	6.35	6.55	0.242	0.250	0.258
e	-	2.54	-	-	0.100	-
eA	-	7.62	-	-	0.300	-
eB	7.62	-	9.50	0.300	-	0.375
L	3.00	-	-	0.118	-	-


SOP16



封装: SOP16						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	1.77	-	-	0.070
A1	0.08	0.18	0.28	0.003	0.007	0.011
A2	1.20	1.40	1.60	0.047	0.057	0.063
D	9.70	9.90	10.10	0.382	0.390	0.398
E	5.80	6.00	6.20	0.228	0.236	0.245
E1	3.70	3.90	4.10	0.145	0.153	0.162
b	0.39	-	0.48	0.015	-	0.019
e	-	1.27	-	-	0.050	-
L	0.50	0.65	0.80	0.020	0.025	0.032
θ	0°	-	8°	0°	-	8°


7.4 14-pin 封装图

DIP14



封装: DIP14						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	3.25	3.30	3.45	0.128	0.130	0.136
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	18.90	19.15	19.30	0.744	0.754	0.760
E1	6.35	6.50	6.65	0.250	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.26	0.300	-	0.325
eB	8.64	-	9.65	0.340	-	0.380
L	3.18	-	-	0.125	-	-

SOP14



封装: SOP14						
标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	1.35	1.60	1.75	0.053	0.063	0.069
A1	0.10	-	0.25	0.004	-	0.010
A2	-	1.45	-	-	0.057	-
D	8.55	-	8.75	0.337	-	0.344
E	5.80	-	6.20	0.228	-	0.244
E1	3.80	-	4.00	0.150	-	0.157
b	0.33	-	0.51	0.013	-	0.020
e	-	1.27	-	-	0.050	-
L	0.40	-	1.27	0.016	-	0.050
θ	0°	-	8°	0°	-	8°

附录1 指令集

附录1.1 概述

本芯片提供了 66 条精简指令。

汇编指令为了方便程序设计者使用，指令名称大多是由指令功能的英文缩写所组成的。这些指令所组成的程序经过编译器的编译与连接后，会被转换为相对应的指令码。转换后的指令码可以分为操作码（OP Code）与操作数（Operand）两个部分。操作码部分对应到指令本身。

按照指令执行的机器周期数，可将指令分为双周期指令和单周期指令，其中控制程序流程的指令 CALL/GOTO/RET/RETIA/RETIE 为双周期指令；当满足跳转条件时，



JBC/JBS/JCAIE/JCAIG/JCAIL/JCRAE/JCRAG/JCRALJDEC/JINC 指令为双周期指令，否则为单周期指令；其他指令为单周期指令。

对 R 寄存器操作的指令，其中 MOVAR、MOVRA 指令，R 为 8 位寄存器地址，不受数据存储器分组影响；其它对 R 寄存器操作的指令，R 为 7 位寄存器地址，操作时需要选择数据存储器组。

附录1.2 寄存器操作指令

序号	指令	影响状态位	机器周期	操作
1	BANK N	-	1	$N<0>->PSW<3>$
2	MOV R, F	Z	1	$(R)->(\text{目标})$
3	MOVA R	-	1	$(A)->(R)$
4	MOVAB F	-	1	$F=0, (B)->(A),$ $F=1, (A)->(B)$
5	MOVAR R	-	1	$(A)->(R) (0 \leq R \leq 255)$
6	MOVI I	-	1	$I->(A)$
7	MOVRA R	-	1	$(R)->(A) (0 \leq R \leq 255)$
8	PAGE N	-	1	$N<3:0>->(PCRH<6:3>)$

附录1.3 算术/逻辑运算指令

序号	指令	影响状态位	机器周期	操作
9	ADD R, F	C, DC, Z	1	(R)+(A)→(目标)
10	ADDC R, F	C, DC, Z	1	(R)+(A)+C→(目标)
11	ADDCI I	C, DC, Z	1	I+(A)+C→(A)
12	ADDI I	C, DC, Z	1	I+(A)→(A)
13	AND R, F	Z	1	(A).AND.(R)→(目标)
14	ANDI I	Z	1	I.AND.(A)→(A)
15	BCC R, M	-	1	0→R<M> (0≤M≤7)
16	BSS R, M	-	1	1→R<M> (0≤M≤7)
17	BTT R, M	-	1	~(R<M>)→R<M> (0≤M≤7)
18	CLR R	Z	1	(R) = 0
19	CLRA	Z	1	(A) = 0
20	CLRB	Z	1	(B) = 0
21	COM R, F	Z	1	~(R)→(目标)
22	DAR R, F	C	1	对(R)进行十进制调整→(目标)
23	DAW	C	1	对(A)进行十进制调整→(A)
24	DEC R, F	C, DC, Z	1	(R)-1→(目标)
25	INC R, F	C, DC, Z	1	(R)+1→(目标)
26	IOR R, F	Z	1	(A).OR.(R)→(目标)
27	IORI I	Z	1	I.OR.(A)→(A)
28	MUL R, F	-	1	(R).MUL.(A)→{B, 目标}
29	MULI I	-	1	I.MUL.(A)→{B, A}
30	RL R, F	C, Z	1	
31	RLNC R, F	Z	1	
32	RR R, F	C, Z	1	
33	RRNC R, F	Z	1	
34	SETR R	-	1	FF _H →(R)
35	SUB R, F	C, DC, Z	1	(R)-(A)→(目标)
36	SUBC R, F	C, DC, Z	1	(R)-(A)-(~C)→(目标)
37	SUBCI I	C, DC, Z	1	I-(A)-(~C)→(A)
38	SUBI I	C, DC, Z	1	I-(A)→(A)
39	SSUB R, F	C, DC, Z	1	(A)-(R)→(目标)
40	SSUBC R, F	C, DC, Z	1	(A)-(R)-(~C)→(目标)
41	SSUBCI I	C, DC, Z	1	(A)-I- (~C)→(A)
42	SSUBI I	C, DC, Z	1	(A)-I→(A)
43	SWAP R, F	-	1	R<3:0>→(目标)<7:4>, R<7:4>→(目标)<3:0>
44	XOR R, F	Z	1	(A).XOR.(R)→(目标)
45	XORI I	Z	1	I.XOR.(A)→(A)

附录1.4 程序控制指令

序号	指令	影响状态位	机器周期	操作
46	CALL I	-	2	PC+1→TOS, I→PC<10:0>
47	CWDT	N_TO, N_PD	1	00 _H →WDT, 0→WDT Prescaler, 1→N_TO, 1→N_PD
48	GOTO I	-	2	I→PC<10:0>
49	IDLE	N_TO, N_PD	1	00 _H →WDT, 0→WDT Prescaler, 1→N_TO, 0→N_PD
50	JBC R, M	-	1(2)	Skip if R<M> = 0 (0≤M≤7)
51	JBS R, M	-	1(2)	Skip if R<M> = 1 (0≤M≤7)
52	JCAIE I	-	1(2)	skip if (A) = i
53	JCAIG I	-	1(2)	skip if (A) > i
54	JCAIL I	-	1(2)	skip if (A) < i
55	JCRAE R	-	1(2)	skip if (R) = (A)
56	JCRAG R	-	1(2)	skip if (R) > (A)
57	JCRAL R	-	1(2)	skip if (R) < (A)
58	JDEC R, F	-	1(2)	(R)-1→(目标), Skip if (目标) = 0
59	JINC R, F	-	1(2)	(R)+1→(目标), Skip if (目标) = 0
60	NOP	-	1	No operation
62	PUSH	-	1	自动将 A, B, PSW, PCRH 寄存器的值, 保存到相应的镜像寄存器
61	POP	-	1	自动从相应的镜像寄存器, 恢复 A, B, PSW, PCRH 寄存器的值
63	RET	-	2	TOS→PC
64	RETIA I	-	2	I→(A), TOS→PC
65	RETIE	-	2	TOS→PC, 1→GIE

注 1: I—立即数, F—标志位, A—寄存器 A, B—寄存器 B, R—寄存器 R, M—寄存器 R 的第 M 位。

注 2: C—进位/借位, DC—半进位/半借位, Z—零标志位。

注 3: TOS—顶级堆栈。

注 4: 如果 F = 0, 则目标寄存器为寄存器 A; 如果 F = 1, 则目标寄存器为寄存器 R。

注 5: 66 条指令中另有 1 条 NOP 指令未在上表中描述。

注 6: PAGE 指令中, 立即数 N 的位数, 视实际芯片而定。对 HR7P164 芯片, 程序存储器只有 2K Words, 不需要进行分页, 所以该指令实际无效。

附录2 电气特性

附录2.1 参数特性表

◆ 最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	—	-0.3 ~ 7.5	V
输入电压	V _{IN}	—	-0.3 ~ VDD + 0.3	V
输出电压	V _{OUT}	—	-0.3 ~ VDD + 0.3	V
存储温度	T _{STG}	—	-55 ~ 125	°C
操作温度	T _{OPR}	VDD: 2.5 ~ 5.5V	-40 ~ 85	°C

◆ 芯片功耗特性参数表

参数	符号	最小值	典型值	最大值	单位	工作条件
芯片供电电压	VDD	2.5	—	5.5	V	全 VDD 范围
芯片静态电流	I _{DD}	—	150	400	μA	25°C, VDD = 5V, 所有的 I/O 端口输入低电平, N_MRST = 0, OSC1 = 0, OSC2 悬空。WDT 不使能。
IDLE0 模式下 芯片电流	I _{PD0}	—	1	—	μA	25°C, VDD = 5V, BOR 不使能, WDT 不使能。
		—	10	—	μA	25°C, VDD = 5V, BOR 不使能, WDT 使能, 时钟源 256 分频, 1024 T _{osc} 唤醒延时。
		—	50	—	μA	25°C, VDD = 5V, BOR 使能, WDT 不使能。
IDLE1 模式下 芯片电流	I _{PD1}	—	1200	—	μA	25°C, VDD = 5V, 8MHz 时钟输入, BOR 不使能, WDT 不使能
正常运行模式 芯片电流	I _{OP}	—	3	—	mA	25°C, VDD = 5V, 正常运行模式, 8MHz 时钟输入, I/O 端口输出固定电平, 无负载。

◆ 芯片功耗特性参数表(续)

参数	符号	最小值	典型值	最大值	单位	工作条件
VDD 管脚的最大输入电流	I_{MDD}	—	80	100	mA	25°C, VDD = 5V
VSS 管脚的最大输出电流	I_{MSS}	—	200	—	mA	25°C, VDD = 5V
非大电流 I/O 端口灌电流	I_{OL}	—	14	—	mA	25°C, VDD = 5V $V_{OL} = 0.4V$
非大电流 I/O 端口拉电流	I_{OH}	—	10	—	mA	25°C, VDD = 5V $V_{OH} = 4.4V$
大电流 I/O 端口灌电流	I_{OL}	—	26	—	mA	25°C, VDD = 5V $V_{OL} = 0.4V$
大电流 I/O 端口拉电流	I_{OH}	—	10	—	mA	25°C, VDD = 5V $V_{OH} = 4.4V$

◆ 芯片输入端口特性表

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输入高电平 (有施密特输入特性)	V_{IH}	0.8VDD	—	VDD	V	$2.5V \leq VDD \leq 5.5V$
主复位信号 N_MRST 输入高电平 (有施密特输入特性)		0.8VDD	—	VDD	V	
I/O 端口输入低电平	V_{IL}	VSS	—	0.18VDD	V	
主复位信号 N_MRST 输入低电平		VSS	—	0.2VDD	V	
I/O 端口输入漏电流	I_{IL}	—	—	± 1	μA	$2.5V \leq VDD \leq 5.5V$ (端口处于高阻状态)
主复位信号 N_MRST 输入漏电流		—	—	5	μA	$VSS \leq V_{PIN} \leq VDD$
I/O 端口输入弱上拉电流	I_{WPU}	20	80	120	μA	$2.5V \leq VDD \leq 5.5V$ $V_{PIN} = VSS$

◆ 芯片输出端口特性表

芯片工作温度范围：-40℃ ~ 85℃						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口 输出高电平	V_{OH}	$VDD-0.7$	—	—	V	$2.5V \leq VDD \leq 5.5V$ $I_{OH} = 3.0mA$
I/O 端口 输出低电平	V_{OL}	—	—	0.6	V	$2.5V \leq VDD \leq 5.5V$ $I_{OL} = 8.5mA$

◆ 系统时钟特性表

参数	符号	最小值	典型值	最大值	单位	测试条件
系统时钟频率	Fosc	—	—	16	MHz	$3.5V \leq VDD \leq 5.5V$
		—	—	8	MHz	$2.5V \leq VDD \leq 5.5V$
系统时钟周期	Tosc	62.5	—	—	ns	$3.5V \leq VDD \leq 5.5V$
		125	—	—	ns	$2.5V \leq VDD \leq 5.5V$
机器周期	T _{INST}	250	—	—	ns	$3.5V \leq VDD \leq 5.5V$
		500	—	—	ns	$2.5V \leq VDD \leq 5.5V$
外部时钟高电平 和低电平时间注	T _{OSL} , T _{OSH}	15	—	—	ns	—
外部时钟上升 和下降时间注	T _{OSR} , T _{OSF}	—	—	15	ns	—
WDT 溢出时间	T _{WDT}	12.8 (40K)	19.7 (26K)	42.7 (12K)	ms	时钟源不分频, VDD=5V


◆ 内部 16MHz 时钟校准特性表

校准条件	工作条件	最小值	典型值	最大值	单位
5V, 25℃ 将频率校准至 16MHz	25℃, VDD = 5V	15.68	16	16.32	MHz
	-40℃ ~ 85℃, VDD = 2.5V ~ 5.5V	12	16	18	MHz
3.3V, 25℃ 将频率校准至 16MHz	25℃, VDD = 3.3V	15.68	16	16.32	MHz
	-40℃ ~ 85℃, VDD = 2.5V ~ 5.5V	12	16	18	MHz


附录2.2 参数特性图

本节中所列图示未经过量产测试，仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围，此类信息也仅供参考，芯片只保证在指定的范围内正常工作。


◆ 正常运行模式下芯片电流随时钟频率变化图（室温 25℃）




◆ 外部复位信号输入特性图（室温 25℃）




◆ I/O 端口信号输入特性图（室温 25℃）



◆ 芯片静态电流随芯片电压变化特性图




◆ WDT 溢出时间随电压温度变化特性图




◆ 内部 16MHz 时钟频率随电压温度变化曲线图

a. 5V, 25℃将频率校准至 16MHz




b. 3.3V, 25℃将频率校准至 16MHz






◆ I/O 端口信号输出特性图（非大电流端口）

A: V_{oh} vs. I_{oh} @ $V_{DD} = 2.5V$




B: V_{ol} vs. I_{ol} @ $V_{DD} = 2.5V$




C: V_{oh} vs. I_{oh} @ $V_{DD} = 3.5V$ D: V_{ol} vs. I_{ol} @ $V_{DD} = 3.5V$ 


E: V_{oh} vs. I_{oh} @ $V_{DD} = 5.0V$




F: V_{ol} vs. I_{ol} @ $V_{DD} = 5.0V$



G: V_{oh} vs. I_{oh} @ $V_{DD} = 5.5V$




H: V_{ol} vs. I_{ol} @ $V_{DD} = 5.5V$




◆ I/O 端口信号输出特性图（大电流端口）


A: V_{oh} vs. I_{oh} @ $V_{DD} = 2.5V$




B: V_{ol} vs. I_{ol} @ $V_{DD} = 2.5V$




C: V_{oh} vs. I_{oh} @ $V_{DD} = 3.5V$




D: V_{ol} vs. I_{ol} @ $V_{DD} = 3.5V$




E: V_{oh} vs. I_{oh} @ $V_{DD} = 5.0V$



F: V_{ol} vs. I_{ol} @ $V_{DD} = 5.0V$



G: V_{oh} vs. I_{oh} @ $V_{DD} = 5.5V$



H: V_{ol} vs. I_{ol} @ $V_{DD} = 5.5V$

